Datasheet

www.ti.com
SERIAL WRITE OPERATION
SCLK
1 24
SYNC
D
IN
DB23
DB0
DB23
t
4
t
3
t
2
t
1
t
7
t
9
t
6
t
5
t
8
TIMING REQUIREMENTS
(1) (2)
DAC8554
SLAS431B – JUNE 2005 – REVISED OCTOBER 2006
AV
DD
= 2.7V to 5.5V, all specifications –40 ° C to +105 ° C (unless otherwise noted)
PARAMETER TEST CONDITIONS MIN TYP MAX UNIT
IOV
DD
= AV
DD
= 2.7V to 3.6V 40
t
1
(3)
SCLK cycle time ns
IOV
DD
= AV
DD
= 3.6V to 5.5V 20
IOV
DD
= AV
DD
= 2.7V to 3.6V 20
t
2
SCLK HIGH time ns
IOV
DD
= AV
DD
= 3.6V to 5.5V 10
IOV
DD
= AV
DD
= 2.7V to 3.6V 20
t
3
SCLK LOW time ns
IOV
DD
= AV
DD
= 3.6V to 5.5V 10
IOV
DD
= AV
DD
= 2.7V to 3.6V 0
t
4
SYNC falling edge to SCLK rising edge setup time ns
IOV
DD
= AV
DD
= 3.6V to 5.5V 0
IOV
DD
= AV
DD
= 2.7V to 3.6V 5
t
5
Data setup time ns
IOV
DD
= AV
DD
= 3.6V to 5.5V 5
IOV
DD
= AV
DD
= 2.7V to 3.6V 4.5
t
6
Data hold time ns
IOV
DD
= AV
DD
= 3.6V to 5.5V 4.5
IOV
DD
= AV
DD
= 2.7V to 3.6V 0
t
7
24th SCLK falling edge to SYNC rising edge ns
IOV
DD
= AV
DD
= 3.6V to 5.5V 0
IOV
DD
= AV
DD
= 2.7V to 3.6V 40
t
8
Minimum SYNC HIGH time ns
IOV
DD
= AV
DD
= 3.6V to 5.5V 20
t
9
24th SCLK falling edge to SYNC falling edge IOV
DD
= AV
DD
= 2.7V to 5.5V 130 ns
(1) All input signals are specified with t
R
= t
F
= 3ns (10% to 90% of AV
DD
) and timed from a voltage level of (V
IL
+ V
IH
)/2.
(2) See Serial Write Operation timing diagram .
(3) Maximum SCLK frequency is 50MHz at IOV
DD
= AV
DD
= 3.6V to 5.5V and 25MHz at IOV
DD
= AV
DD
= 2.7V to 3.6V.
5
Submit Documentation Feedback