User Manual

PRIME / ProArt / TUF GAMING Intel 600 系列 BIOS 使用手冊
39
SPD Write Disable
本項目用來開啟或關閉設定 SPD 寫入禁止。為了安全考量，SPD 寫入禁止位元
必須設定。
設定值：[TRUE] [FALSE]
PVD Ratio Threshold
對於 Core Domain PLL，切換至較低後分頻器的臨界值預設為 15。當推高
BCLK 時，您可以設定一個低於 15 的值，以例數位控制振盪器（DCO）維持在
合理的頻率。
設定值：[Auto] [1] - [40]
Banding Ratio
使用 <+> 與 <-> 鍵來調整數值。
設定值：[Auto] [0] - [120]
SA PLL Frequency Override
本項目用來設定 Sa PLL Frequency。
設定值：[Auto] [3200 MHz] [1600 MHz]
BCLK TSC HW Fixup
本項目用來開啟或關閉 BCLK TSC HW Fixup 在 TSC 從 PMA 複製至 APIC 期間
停用。
設定值：[Enabled] [Disabled]
Core Ratio Extension Mode
本項目用來開啟或關閉 Core Ratio Above 85 擴充模式。
[Disabled] OCMB 0x1 指令指定的最大超頻比限制為 85。
[Enabled] OCMB 0x1 指令指定的最大超頻比限制為 120。
FLL OC mode
設定值：[Auto] [Disabled] [Normal] [Elevated] [Extreme Elevated]
Core PLL Voltage
本項目可用來設定 Core PLL VCC Trim 的電壓偏移。數值以 0.015V 為間隔，變
更的範圍由 0.900V 至 1.845V。
設定值：[Auto] [0.90000] - [1.84500]
GT PLL Voltage
本項目可用來設定 GT PLL VCC Trim 的電壓偏移。數值以 0.015V 為間隔，變
更的範圍由 0.900V 至 1.845V。
設定值：[Auto] [0.90000] - [1.84500]
Ring PLL Voltage
本項目可用來設定 Ring PLL VCC Trim 的電壓偏移。數值以 0.015V 為間隔，變
更的範圍由 0.900V 至 1.845V。
設定值：[Auto] [0.90000] - [1.84500]
System Agent PLL Voltage
本項目可用來設定 System Agent PLL VCC Trim 的電壓偏移。數值以 0.015V 為
間隔，變更的範圍由 0.900V 至 1.845V。
設定值：[Auto] [0.90000] - [1.84500]