User Manual

第五章：BIOS 程式設定
5-22
Configure DRAM Timing by SPD [Enabled]
當設定為[Enabled]時，本項目經由讀取記憶體模組的SPD（Serialpresence
Detect）晶片的內容來設定最佳化的速度控制。當設定為[Disabled]時，您可
以透過次項目手動設定記憶體模組的最佳化速度。而以下的子項目，只有在
本項目設定為[Disabled]時，才會出現。設定值有：[Disabled][Enabled]。
DRAM CAS# Latency [5 Clocks]
本項目用於控制在SDRAM送出讀取命令和實際上資料開始動作時間的週
期時間。建議您使用預設值以保持系統穩定。設定值有：[5][4][3]。
DRAM RAS# to CAS# Delay [6 DRAM Clocks]
本項目用於控制在SDRAM送出啟動命令和實際上資料開始讀/寫命令這兩
者間的週期時間。建議您使用預設值以保持系統穩定。設定值有：[2 DRAM
Clocks][3DRAMClocks][4DRAMClocks][5DRAMClocks][6DRAMClocks]。
DRAM RAS# Precharge [6 DRAM Clocks]
本項目用於控制當SDRAM送出 Precharge 命令後，多少時間內不得再送
出命令。建議您使用預設值以保持系統穩定。設定值有：[2DRAMClocks][3
DRAMClocks][4DRAMClocks][5DRAMClocks][6DRAMClocks]。
DRAM RAS# Activate to Precharge [15 DRAM Clocks]
本項目用於控制提供給SDRAM 參數使用的 SDRAM時脈週期期數。設定
值有：[4DRAMClocks][5DRAMClocks]∼[15DRAMClocks]。